共有記憶型並列システムの実際

並列処理シリーズ 16

共有記憶型並列システムの実際

  • 鈴木 則久 日本アイ・ビー・エム(株)東京基礎研究所
  • 清水 茂則 日本アイ・ビー・エム(株)東京基礎研究所
  • 山内 長承 日本アイ・ビー・エム(株)東京基礎研究所

近年注目を集めている共有記憶型並列コンピュータの基礎理論を述べ,さらに実際に日本IBMで著者らが研究・開発した並列コンピュータTOP-1について,ハードウェア,OS,アプリケーションなどを詳細にわかりやすく紹介した。

ジャンル
発行年月日
1993/03/25
判型
A5 上製
ページ数
220ページ
ISBN
978-4-339-02596-5
共有記憶型並列システムの実際
在庫僅少・カバーなし

定価

3,190(本体2,900円+税)

カートに入れる

購入案内

  • 内容紹介
  • 目次
  • 著者紹介

近年注目を集めている共有記憶型並列コンピュータの基礎理論を述べ,さらに実際に日本IBMで著者らが研究・開発した並列コンピュータTOP-1について,ハードウェア,OS,アプリケーションなどを詳細にわかりやすく紹介した。

1. 共有記憶型MIMDコンピュータ
1.1 MIMD型コンピュータの分類
1.2 スヌープキャッシュ方式
1.3 スケーラブル共有記憶型並列コンピュータ
  1.3.1 ディレクトリー方式
  1.3.2 イベント順序の無矛盾性
  1.3.3 DASH
  1.3.4 ALEWIFE
2. マルチプロセッサアーキテクチャ
2.1 プロセス間通信モデル
2.2 プロセッサ間結合方式
2.3 バス結合共有メモリマルチプロセッサ
2.4 プライベートキャッシュとキャッシュコヒーレンシ
2.5 スヌープキャッシュ
  2.5.1 Write-Onceプロトコル
  2.5.2 SPURプロトコル
  2.5.3 Fireflyプロトコル
  2.5.4 Dragonプロトコル
3. TOP-1マルチプロセッサ
3.1 TOP-1ハードウェア
  3.1.1 キャッシュシステム
  3.1.2 バスおよびメモリ
  3.1.3 プロセッサ間同期
  3.1.4 ハードウェア統計機構
3.2 ハードウェア統計機構を用いた設計評価
  3.2.1 測定の環境および条件
  3.2.2 測定結果と考察
4. オペレーティングシステム
4.1 システム管理機能の分散とシステム核の構成
4.2 TOP-1OSのプロセス管理と割込み処理
4.3 マルチプロセッサシステムのメモリ管理
  4.3.1 マルチプロセッサにおけるメモリ管理機構の構造
  4.3.2 メモリ管理機構のコード
4.4 ユーザマルチプログラミング機能
  4.4.1 マルチスレッドプログラミングモデル
  4.4.2 スレッドモデルのユーザライブラリとしての実現
  4.4.3 スレッドモデルのカーネルでのインプリメント
5. 並列プログラミング言語,処理系とそのアプリケーション
5.1 C言語での並列処理サポート
5.2 Parallel FORTRAN
5.3 マルチプロセッサLisp
5.4 TOP-1における流体問題解析
付録
参考文献
索引

鈴木 則久(スズキ ノリヒサ)

清水 茂則(シミズ シゲノリ)

山内 長承(ヤマノウチ ナガツグ)