科学技術と共に歩む

1.　コンピュータの基本構成
　1.1　コンピュータの階層構造
　1.2　コンピュータの基本構造
　　1.2.1　演算命令の実行
　　1.2.2　順序制御命令の実行
　　1.2.3　入出力命令の実行
　1.3　コンピュータの性能
　　1.3.1　計算性能の定義
　　1.3.2　性能指標
　　1.3.3　相対MIPSとベンチマークプログラム
　　1.3.4　SPEC
　　1.3.5　性能に影響する要素
　1.4　まとめ
　演習問題
2.　演算制御
　2.1　情報の表現
　　2.1.1　２進固定小数点数
　　2.1.2　負数の表現
　　2.1.3　10進数
　　2.1.4　浮動小数点数
　　2.1.5　その他の情報
　2.2　加算
　　2.2.1　加算器の基本構成
　　2.2.2　高速加算器
　　2.2.3　けた上げ先見加算器
　2.3　減算
　　2.3.1　符号を逆転した数の求め方
　　2.3.2　符号付き整数の加算
　　2.3.3　加減算器の構成
　2.4　乗算
　　2.4.1　繰返し形基本乗算方式
　　2.4.2　符号付き整数の乗算
　　2.4.3　高速乗算方式
　2.5　除算
　　2.5.1　基本アルゴリズム
　　2.5.2　引放し法
　2.6　浮動小数点演算
　　2.6.1　浮動小数点数の表現形式
　　2.6.2　浮動小数点演算器の構成
　　2.6.3　ガードピットと丸め
　2.7　まとめ
　演習問題
3.　命令実行制御
　3.1　命令実行制御の基本
　　3.1.1　命令実行の基本ステップ
　　3.1.2　構成要素
　3.2　命令実行制御の基本方式
　　3.2.1　命令セットアーキテクチャ
　　3.2.2　内部構成
　　3.2.3　命令実行制御動作の実現
　3.3　制御回路の設計
　　3.3.1　有限状態マシンとしての設計
　　3.3.2　マイクロプログラム制御方式
　3.4　パイプライン処理
　　3.4.1　基本原理
　　3.4.2　基本パイプラインの設計
　　3.4.3　パイプラインハザード
　　3.4.4　フォワーディング
　　3.4.5　分岐予測
　3.5　まとめ
　演習問題
4.　記憶制御
　4.1　主記憶の基本論理構造
　　4.1.1　アドレス
　　4.1.2　アドレス空間
　4.2　主記憶の基本物理構造
　　4.2.1　記憶の特性と用語
　　4.2.2　半導体記憶
　　4.2.3　記憶装置の構成
　　4.2.4　マルチモジュールメモリ
　4.3　記憶階層
　　4.3.1　基本原理
　　4.3.2　アクセス時間
　　4.3.3　情報配置の自動制御方式
　4.4　キャッシュ
　　4.4.1　ブロック
　　4.4.2　マッピング
　　4.4.3　書込みの処理
　　4.4.4　入換えアルゴリズム
　　4.4.5　キャッシュの高速化
　4.5　仮想記憶
　　4.5.1　基本原理
　　4.5.2　ページング
　　4.5.3　セグメンテーション
　　4.5.4　仮想アドレス空間のモデル
　　4.5.5　実システムの例
　　4.5.6　その他の検討項目
　4.6　記憶アクセス制御
　　4.6.1　記憶アクセスの種類
　　4.6.2　記憶アクセス制御機構
　4.7　まとめ
　演習問題
5.　入出力制御
　5.1　入出力制御の基本機構
　　5.1.1　入出力機器のアドレッシング
　　5.1.2　入出力動作の指定
　　5.1.3　入出力データ転送
　　5.1.4　データ転送の同期
　5.2　入出力制御方式
　　5.2.1　プログラム制御入出力
　　5.2.2　割込みによる入出力制御
　　5.2.3　直接メモリアクセス入出力制御
　　5.2.4　入出力プロセッサ
　5.3　バス
　　5.3.1　特徴
　　5.3.2　バスのタイプと利用形式
　　5.3.3　バスの動作
　　5.3.4　バスのまとめ
　5.4　入出力機器
　　5.4.1　端末機器
　　5.4.2　プリンタ
　5.5　補助記憶装置
　　5.5.1　磁気記憶の原理
　　5.5.2　磁気ディスク
　　5.5.3　ディスクアレイ
　　5.5.4　その他の補助記憶
　5.6　ネットワーク
　　5.6.1　ネットワークの種類
　　5.6.2　ネットワークにおけるコンピュータ間の通信
　　5.6.3　ネットワークハードウェア
　　5.6.4　性能パラメータ
　5.7　まとめ
　演習問題
6.　新しい展開
　6.1　高速化を求めて
　　6.1.1　ニーズ
　　6.1.2　基本的高速化技法と並列コンピュータ
　6.2　並列処理の原理
　　6.2.1　並列コンピュータの性能式
　　6.2.2　並列マシンのプログラミングモデル
　　6.2.3　並列マシンのハードウェアモデル
　　6.2.4　プログラミングモデルとマシンモデル
　6.3　並列コンピュータ技術
　　6.3.1　結合網
　　6.3.2　マルチプロセッサのキャッシュ技術
　　6.3.3　同期命令
　　6.3.4　メモリコンシステンシー
　6.4　まとめ
　演習問題
　　文献
　　索引