書名で キーワードで

詳細検索 >>

HOME  > 情報工学  / ハードウェア  / コンピュータアーキテクチャ  > コンピュータアーキテクチャ

書籍詳細

コンピュータサイエンス教科書シリーズ 6)

  コンピュータアーキテクチャ

▼ 目次を読む

▼ 目次をたたむ

曽和将容 電通大名誉教授 工博 著

発行年月日:2006/07/03 , 判 型: A5,  ページ数:232頁

ISBN:978-4-339-02706-8,  定 価:3,024円 (本体2,800円+税)

本書は,初学者がコンピュータの原理を深く理解し,自分の頭で考えることによって,プロセッサの命令セットやアーキテクチャの設計,プロセッサの実現,新方式コンピュータの提案などができる人材に育つことをめざした教科書である。

【目次】

1 コンピュータ入門
1.1 コンピュータの概要
1.2 コンピュータ内言語表現
1.3 数値表現
 1.3.1 正の整数表現
1 コンピュータ入門
1.1 コンピュータの概要
1.2 コンピュータ内言語表現
1.3 数値表現
 1.3.1 正の整数表現
 1.3.2 正負の整数の表現
 1.3.3 実数の表現(浮動小数点表現)
1.4 文字コード表現(人間社会における文字の表現)
1.5 2の補数を使った加減算
 1.5.1 加減算
 1.5.2 2の補数表現による加減算の正当性の検証
 1.5.3 乗算
 1.5.4 除算

2. 計算モデルとプログラムモデル
2.1 データフローモデルとコントロールフローモデル
2.2 シリアル処理とプログラムカウンタの導入
2.3 中間結果格納用高速メモリの導入
2.4 プログラムの流れ制御 -分岐処理-
2.5 命令間の従属性とプログラミング
2.6 レジスタ計算モデルとスタック計算モデル,キュー計算モデル

3. プログラムの基礎
3.1 コンピュータの概念
3.2 命令の種類とニモニック表現
3.3 サブルーチン処理の概念
3.4 割込みの概念
3.5 プログラムのメモリアドレス従属性
3.6 プログラムの変換
3.7 変数とメモリ構造
3.8 オペレーティングシステムとプロセッサ構造

4. 命令セットアーキテクチャ
4.1 可変長命令セットと一定長命令セット
4.2 処理データ長と表現データ長
4.3 正の整数表現と符号付き数値表現と命令セット
4.4 命令形式と命令長
4.5 命令のメモリアドレス指定方法
4.6 アドレス指定方法とプログラムのメモリアドレス従属性
4.7 プログラムのリンク

5. プロセッサの設計
5.1 基本構造と基本動作
5.2 メモリの基本
5.3 プロセッサの設計
5.4 メモリアクセス命令の実行機構の設計
5.5 制御命令の実行機構
5.6 サブルーチンコール実行機構
5.7 割込み実行機構
5.8 プロセッサの全体構造
5.9 制御構造

6. パイプライン処理
6.1 パイプライン処理の原理
6.2 パイプライン処理の性能評価
6.3 パイプラインハザード
 6.3.1 データハザード
 6.3.2 データハザードの解消
 6.3.3 コントロールハザードとその解消
6.4 分岐予測とブランチターゲットバッファ
6.5 パイプライン処理における割込み
6.6 パイプラインプロセッサの構造
 6.6.1 処理構造
 6.6.2 制御構造
 6.6.3 ハザード検出とフォワーディング機構

7. 仮想メモリ
7.1 マルチプログラミング実行とメモリ断片化
7.2 ページング
7.3 マルチ仮想アドレス空間による仮想メモリシステム
7.4 単一仮想アドレス空間による仮想メモリシステム

8. キャッシュメモリ
8.1 フルアソシアティブ連想メモリ
 8.1.1 連想メモリの原理
 8.1.2 連想ビット数の削減
 8.1.3 セットアソシアティブ連想メモリ
 8.1.4 ダイレクトマップド連想メモリ
8.2 キャッシュメモリ
8.3 キャッシュメモリの性能
8.4 キャッシュメモリの階層化

9. スーパスカラプロセッサ
9.1 プログラム内の従属性と並列性
9.2 従属性の除去と並列性の増加
9.3 メモリに関する従属性
9.4 インオーダ,アウトオブオーダ発行(実行)と結果書き込み
9.5 アウトオブオーダとシリアル等価性
9.6 スーパスカラプロセッサの基本構造
9.7 スーパスカラプロセッサの実行過程

10. 並列処理原理
10.1 並列プログラム構造とコンピュータ構造の関係
10.2 タスクグラフとクリティカルパス
10.3 クリティカルパスによるタスクスケジューリング
10.4 CP/MISF法によるタスクスケジューリング
10.5 並列コンピュータの分類と基本性能
10.6 並列コンピュータの構造
10.7 同期機構

付録 
 A.1 演算回路
 A.2 マルチプレクサとデマルチプレクサ
 A.3 レジスタ回路
 A.4 メモリ
 A.5 バス
 A.6 外部入出力装置
 A.7 通信インターフェース
 A.8 性能評価等
 A.9 コンピュータ方式
 A.10 MIPS命令セット例
 A.11 コンピュータの歴史

【おすすめ本】

在庫は時期によりまして変動することがございますので、ご了承ください。