科学技術と共に歩む

1. 数の表現
1.1 2進数によるディジタル表現
　　1.1.1 ディジタル表現
　　1.1.2 2進数
　　1.1.3 10 進数，16 進数，8 進数
　　1.1.4 2進数の加減算・乗除算
1.2 2進数による符号付き数の表現
　　1.2.1 符号と絶対値法
　　1.2.2 2の補数表現
　　1.2.3 2の補数表現の加減算
　　1.2.4 2の補数表現のビット拡張
1.3 固定小数点数と浮動小数点数
　　1.3.1 固定小数点数とその加減乗算
　　1.3.2 浮動小数点数
　　1.3.3 IEEE754 フォーマット
　　1.3.4 浮動小数点数の加減算
　　1.3.5 浮動小数点数の乗算と除算
　　1.3.6 丸め
章末問題

2. ブール代数と論理回路
2.1 論理値と論理演算
2.2 論理関数
　　2.2.1 論理関数とは
　　2.2.2 真理値表
　　2.2.3 式の変形と公式
　　2.2.4 双対性
2.3 標準形
　　2.3.1 論理関数の設計
　　2.3.2 最小項と最大項
　　2.3.3 加法標準形と乗法標準形
　　2.3.4 真理値表から式への変換
2.4 論理回路
　　2.4.1 論理演算を行う電子回路
　　2.4.2 回路記号
　　2.4.3 論理関数と論理回路
2.5 よく使われる演算子
　　2.5.1 完備性
　　2.5.2 否定論理積（NAND）と否定論理和（NOR）
　　2.5.3 排他的論理和
章末問題

3. 組合せ回路
3.1 論理式の簡単化
3.2 カルノー図を使う方法
　　3.2.1 カルノー図
　　3.2.2 論理積の項と隣接するます目の関係
　　3.2.3 論理式の簡単化
　　3.2.4 ドントケア項のある場合
3.3 設計の具体例
3.4 基本的な組合せ回路
　　3.4.1 デコーダとエンコーダ
　　3.4.2 マルチプレクサとデマルチプレクサ
　　3.4.3 バレルシフタ
3.5 計算を行う組合せ回路
　　3.5.1 加算器
　　3.5.2 減算器
　　3.5.3 比較器
章末問題

4. 順序回路の基礎
4.1 状態機械
　　4.1.1 状態機械の定義
　　4.1.2 状態機械の例
　　4.1.3 同期式と非同期式の状態機械
4.2 入力・状態・出力集合
4.3 内部状態の遷移
　　4.3.1 状態遷移図
　　4.3.2 状態遷移表と出力表
4.4 順序回路
　　4.4.1 順序回路の構成
　　4.4.2 順序回路の動作
　　4.4.3 状態遷移関数と出力関数を表す論理関数
4.5 記憶回路
　　4.5.1 フリップフロップ
　　4.5.2 フリップフロップの動作の解析
　　4.5.3 クロック入力付きのフリップフロップ
　　4.5.4 マスタスレーブ型のフリップフロップ
　　4.5.5 いろいろなフリップフロップ
章末問題

5. 順序回路の設計と応用
5.1 順序回路の設計の概要
5.2 設計手順の詳細
　　5.2.1 状態遷移図の作成
　　5.2.2 遷移表と出力表の作成
　　5.2.3 状態・入力・出力の符号化
　　5.2.4 状態遷移関数と出力関数の実現
　　5.2.5 組合せ回路の設計
　　5.2.6 順序回路の完成
5.3 基本的な順序回路
　　5.3.1 レジスタ
　　5.3.2 シフトレジスタ
　　5.3.3 カウンタ
章 末 問 題

6. コンピュータの構成とプログラムの実行 (1)
6.1 コンピュータの一般的な構成
　　6.1.1 メモリ
　　6.1.2 プロセッサ
　　6.1.3 命令セット
　　6.1.4 命令セットアーキテクチャの具体例
6.2 MIPS の命令セットとアセンブリ言語
6.3 MIPS の命令と動作：演算命令
　　6.3.1 レジスタ間の演算
　　6.3.2 レジスタの種類
　　6.3.3 即 値 演 算
　　6.3.4 命令の組合せ例：ビット操作
6.4 MIPS の命令と動作：ロード・ストア命令
章末問題

7. コンピュータの構成とプログラムの実行 (2)
7.1 MIPS の命令と動作：分岐・ジャンプ命令
　　7.1.1 分岐命令
　　7.1.2 ジャンプ命令
7.2 関数呼出し
7.3 スタックとメモリマップ
7.4 MIPS 命令セットのまとめ
　　7.4.1 命令一覧
　　7.4.2 機械語との対応
章末問題

8. メモリシステム
8.1 SRAM
　　8.1.1 構成
　　8.1.2 動作
8.2 DRAM
　　8.2.1 構成
　　8.2.2 動作
8.3 不揮発性メモリ
8.4 記憶階層と参照の局所性
　　8.4.1 記憶階層
　　8.4.2 参照の局所性
8.5 キャッシュメモリ
8.6 仮想記憶
章末問題

9. コンパイラ
9.1 高水準プログラミング言語
9.2 コンパイラの構成
　　9.2.1 字句解析
　　9.2.2 構文解析
　　9.2.3 意味解析
　　9.2.4 中間コード生成
　　9.2.5 最適化
　　9.2.6 コード生成
章末問題

10. コンピュータネットワーク
10.1 コンピュータネットワークの基本概念
　　10.1.1 交換方式
　　10.1.2 トポロジー
10.2 インターネット
　　10.2.1 インターネットの特徴
　　10.2.2 OSI 基本参照モデルと TCP/IP の階層構造
　　10.2.3 ネットワークインタフェース層
　　10.2.4 インターネット層
　　10.2.5 トランスポート層
　　10.2.6 アプリケーション層
10.3 DNS
　　10.3.1 IP アドレスとドメイン名
　　10.3.2 DNS による名前解決
10.4 インターネットのセキュリティ
章末問題

11. 計算機の歴史
11.1 計算に用いられた古代の道具
11.2 歯車による機械式計算機の時代
11.3 電気・電子式計算機の時代：近代的計算機の黎明期
11.4 集積回路と現代の計算機

索引

付録※付録はWebでの掲載です。
A. 順序回路：発展編
A.1 状態数の最小化
A.2 非同期式順序回路

B. キャッシュメモリの構成
B.1 データ格納位置の決定
B.2 データ入替え方式
B.3 書き込みアクセス
章末問題

C. 入出力システム
C.1 メモリマップ I/O 方式と入出力専用命令方式
C.2 割込み
C.3 DMA 転 送
C.4 入出力とオペレーティングシステム
C.5 入出力システムの実際
章末問題

D. オペレーティングシステム
D.1 オペレーティングシステムの役割
　　D.1.1 ハードウェアの有効活用
　　D.1.2 使いやすさの向上
D.2 オペレーティングシステムの構成要素
　　D.2.1 制御プログラム
　　D.2.2 サービスプログラム
　　D.2.3 言語処理プログラム
D.3 マルチプログラミングと割込み
D.4 仮想記憶
章末問題

E. プロセッサの実現
E.1 命令セット
E.2 全体構成
E.3 構成要素
　　E.3.1 基本的な回路部品
　　E.3.2 命令メモリ
　　E.3.3 汎用レジスタ
　　E.3.4 ALU
E.4 各部の動作と構成
　　E.4.1 IF (命令フェッチ) 部
　　E.4.2 ID (命令デコード) 部
　　E.4.3 EX (実 行) 部
E.5 制御回路
E.6 動作例
E.7 プロセッサ構成法の一般論
章末問題

F. コンピュータの高性能化
F.1 コンピュータの性能
F.2 コンピュータのコスト
F.3 さまざまな命令形式
　　F.3.1 演算構成とオペランド指定方式
　　F.3.2 命令の大規模化・複雑化
F.4 布線論理制御とマイクロプログラム制御
F.5 CISC と RISC
　　F.5.1 RISCの登場
　　F.5.2 パイプライン処理
　　F.5.3 パイプラインの実現例
　　F.5.4 CISC vs RISC
F.6 さらなる高速化
　　F.6.1 クロックサイクル時間の短縮
　　F.6.2 命令レベル並列性
　　F.6.3 データ並列性
F.6.4 スレッドレベル並列性
章末問題

G. コンピュータネットワーク：発展編
G.1 Ethernet による通信
G.2 TCP の通信手順
G.3 アプリケーション層プロトコルの例：POP3

章末問題解答