書名で キーワードで

詳細検索 >>

HOME  > 電気・電子工学  / 集積回路  / 集積回路設計  > 集積回路設計

書籍詳細

電子情報通信レクチャーシリーズ C-13)

  集積回路設計

▼ 目次を読む

▼ 目次をたたむ

浅田邦博 東大教授 工博 著

発行年月日:2015/02/27 , 判 型: B5,  ページ数:208頁

ISBN:978-4-339-01847-9,  定 価:3,888円 (本体3,600円+税)

情報化社会に不可欠なハードウェアである集積回路の中で主流をなすCMOS集積回路を対象とし,基本素子のモデルを基にいかに回路を構成し高い性能を得るかを平明に説明して,CADによる設計の背後にある基本知識を習得させる。

【目次】

1. MOSFET
1 . 1 MOS 構造
1 . 2 MOSFET と動作のあらまし
1 . 3 MOSFET の電圧電流特性
1 . 4 MOSFET の電圧電流特性の2 次近似式
1. MOSFET
1 . 1 MOS 構造
1 . 2 MOSFET と動作のあらまし
1 . 3 MOSFET の電圧電流特性
1 . 4 MOSFET の電圧電流特性の2 次近似式
1 . 5 垂直電界効果
1 . 6 チャネル長変調効果
1 . 7 サブスレショルド電流
本章のまとめ

2. CMOS インバータ
2 . 1 CMOS インバータ回路
2 . 2 CMOS インバータの論理しきい値
2 . 3 CMOS インバータの遅延時間
2 . 3 . 1 立上り時間τr,立下り時間τf
2 . 3 . 2 立上り時間・立下り時間の目安
2 . 3 . 3 インバータ遅延τd
2 . 4 nFET・pFET の対称性
2 . 5 CMOS インバータ型ゲートの遅延時間の目安
2 . 6 インバータによる大容量負荷の駆動
2 . 7 CMOS インバータの消費電力
本章のまとめ
理解度の確認

3. 線形回路の遅延モデル
3 . 1 エルモアの遅延モデル
3 . 2 ルビンシュタインの方法
3 . 3 インバータ型ゲートのマクロモデル
3 . 4 論理回路の遅延
3 . 4 . 1 配線遅延と配線固有遅延
3 . 4 . 2 等電位領域
3 . 5 長い配線の駆動
本章のまとめ
理解度の確認

4. LSI 製造プロセス
4 . 1 シリコンウェーハの製造フロー
4 . 2 LSI 製造フローの概要
4 . 3 リソグラフィー
4 . 4 CMOS の製造フロー
4 . 5 その他のCMOS 構造
4 . 6 チップの組立て
4 . 7 LSI のテスト
本章のまとめ

5. 設計規則
5 . 1 物理マスクと論理マスク
5 . 2 λ ルール
5 . 2 . 1 同一マスク内図形の最小寸法・最小間隔
5 . 2 . 2 ウェルと拡散領域の最小重なり・最小間隔
5 . 2 . 3 FET に関する設計規則
5 . 2 . 4 コンタクト・スルーホールに関する設計規則
5 . 3 基板コンタクト
5 . 4 ラッチアップ
5 . 5 電気的パラメータ
5 . 5 . 1 FET の電気的パラメータ
5 . 5 . 2 抵抗パラメータ
5 . 5 . 3 容量パラメータ
5 . 6 エレクトロマイグレーション
5 . 7 入出力回路
本章のまとめ
理解度の確認

6. CMOS の基本ゲート回路
6 . 1 論理関数の種類
6 . 1 . 1 論理関数の単調性
6 . 1 . 2 論理関数の対称性
6 . 2 FET のスイッチモデル
6 . 3 NAND・NOR ゲート回路
6 . 3 . 1 多入力NAND・NOR ゲート回路
6 . 3 . 2 多入力NAND・NOR ゲート回路の時間非対称性
6 . 4 インバータ型複合ゲート回路
6 . 5 グラフによる双対回路の導出
6 . 6 一般の複合ゲート
6 . 6 . 1 排他的論理和
6 . 6 . 2 インバータ型セレクタ回路
6 . 6 . 3 インバータ型フルアダー(全加算器)
6 . 7 パストランジスタ型ゲート回路
6 . 7 . 1 パスゲート型セレクタ回路
6 . 7 . 2 パスゲート型フルアダー(全加算器)
6 . 8 3 状態ゲート回路
6 . 9 ダイナミック型ゲート回路
6 . 9 . 1 ダイナミック型ゲート回路の入力遷移の制約
6 . 9 . 2 ダイナミック型ゲート回路の電荷再配分問題
6 . 9 . 3 ドミノ回路
6 . 10 一般化CMOS ゲート回路
6 . 11 2 線式論理ゲート
6 . 11 . 1 CVSL(カスコード電圧スイッチ論理)
6 . 11 . 2 BDD
6 . 11 . 3 CPL(相補的パストランジスタ論理)
本章のまとめ
理解度の確認

7. 記憶回路
7 . 1 記憶回路の基礎
7 . 1 . 1 ダイナミック型記憶回路
7 . 1 . 2 記憶保持の物理
7 . 1 . 3 セットアップ時間,ホールド時間
7 . 1 . 4 リフレッシュ動作
7 . 1 . 5 スタティック型記憶回路
7 . 1 . 6 メタステーブル状態
7 . 2 フリップフロップ
7 . 2 . 1 SR フリップフロップ
7 . 2 . 2 レベルトリガ型フリップフロップ
7 . 2 . 3 エッジトリガ型フリップフロップ
7 . 3 大容量メモリ
7 . 4 ROMのメモリセル回路
7 . 4 . 1 マスクROM
7 . 4 . 2 PROM
7 . 4 . 3 EPROM
7 . 4 . 4 EEPROM
7 . 5 SRAMのメモリセル
7 . 6 DRAMのメモリセル
7 . 6 . 1 ダイナミック型メモリセルの進化
7 . 6 . 2 DRAMメモリセルの動作
7 . 7 不揮発性RAM
7 . 8 CAM
7 . 9 PLA
本章のまとめ
理解度の確認

8. 情報処理用LSI の基本要素
8 . 1 データパスとコントローラ
8 . 1 . 1 データパスへのリソースの割当て
8 . 1 . 2 コントロールステップの決定
8 . 2 有限状態機械としてのコントローラ
8 . 3 並列加算器
8 . 3 . 1 リプルキャリー加算器
8 . 3 . 2 キャリー先見加算器
8 . 3 . 3 キャリーセレクト加算器
8 . 4 並列乗算器
8 . 4 . 1 キャリーセーブ型加算器
8 . 4 . 2 アレー型並列乗算器
8 . 4 . 3 ツリー型並列乗算器
8 . 4 . 4 ブースの部分積生成法
8 . 5 シフト演算
8 . 5 . 1 2 入力セレクタによるバレルシフタ
8 . 5 . 2 クロスバ型バレルシフタ
8 . 6 レジスタ
8 . 7 バス方式
8 . 8 カウンタ
8 . 8 . 1 2 進カウンタ
8 . 8 . 2 シフトレジスタ型カウンタ
本章のまとめ
理解度の確認

9. LSI 設計の様式
9 . 1 LSI の設計階層とカスタム設計
9 . 2 階層設計と記述言語
9 . 3 設計検証
9 . 4 フロアプラン
9 . 5 セルベース設計様式
9 . 5 . 1 標準セルライブラリの1 次元レイアウト手法
9 . 5 . 2 セルベース設計の配置配線様式
9 . 6 タイル法による設計様式
9 . 7 マスクパターンの検証
9 . 7 . 1 幾何学的設計規則の検証
9 . 7 . 2 電気的規則の検証
9 . 7 . 3 マスクパターンからの回路抽出とLVS
9 . 7 . 4 マスクパターンからの回路抽出と検証
9 . 8 LSI の製造後設計検証
本章のまとめ
理解度の確認
参考文献
索引

在庫は時期によりまして変動することがございますので、ご了承ください。