書名で キーワードで

詳細検索 >>

HOME  > 電気・電子工学  / 電子物性  / 電子物性  > SiMOSデバイスの物理

書籍詳細

エレクトロニクス モノグラフシリーズ 3)

  SiMOSデバイスの物理
- コロナ社創立60周年記念出版 -

▼ 目次を読む

▼ 目次をたたむ

菅野卓雄 東大名誉教授・東洋大教授 工博 編著

発行年月日:1989/11/15 , 判 型: A5,  ページ数:376頁

ISBN:978-4-339-01017-6,  定 価:6,480円 (本体6,000円+税)

ジャンル:

編者ほか第一線研究者十数名の20年間にわたるSiMOSデバイスの物理に関する研究成果を中心に,先端技術としてのシリコン大規模集積回路技術について理論と実際面から詳細に論述した。

【目次】

1. 序論
第Ⅰ編 Si-SiO2系の構造
2. Si熱酸化膜の構造
2.1 はじめに
2.2 Si熱酸化膜の構造とMOSデバイスの安定性
1. 序論
第Ⅰ編 Si-SiO2系の構造
2. Si熱酸化膜の構造
2.1 はじめに
2.2 Si熱酸化膜の構造とMOSデバイスの安定性
  2.2.1 熱酸化膜の構造
  2.2.2 電子線回折による熱酸化膜の構造解析
  2.2.3 熱酸化膜中でのNa+イオンの拡散
2.3 Si熱酸化膜の構造に対する酸化雰囲気と不純物の影響
2.4 Si熱酸化膜中のリンの化学状態
  2.4.1 酸化膜中にイオン注入されたP
  2.4.2 実験方法
  2.4.3 結果と考察
2.5 カソードルミネッセンスによるSi酸化膜の評価
2.6 今後の展望
文献
3. Si-SiO2界面凹凸の電子顕微鏡観察とシリコン表面反転層中の電子の界面散乱
3.1 はじめに
3.2 Si-SiO2界面の透過電子顕微鏡像
3.3 酸化温度,最終酸化速度および面指数に対するSi-SiO2界面凹凸パターンの依存性
3.4 Si-SiO2界面の凹凸と電子のドリフト移動度
3.5 むすび
文献
第Ⅱ編 Si-SiO2系の物理
4. Si表面状態の理論
4.1 はじめに
4.2 半導体自由表面の表面準位
4.3 Si単結晶酸化表面の表面準位
文献
5. Si-SiO2系の電子状態の理論
5.1 はじめに
5.2 強束縛法
  5.2.1 強束縛法概説
  5.2.2 Siの強束縛パラメータ
  5.2.3 SiO2系の強束縛パラメータ
5.3 グリーン関数法
  5.3.1 グリーン関数と状態密度
  5.3.2 2つの系の相互作用とグリーン関数
  5.3.3 グリーン関数の簡単な計算例
5.4 アモルファス物質の電子状態理論
  5.4.1 各種の計算例
  5.4.2 ベーテ格子とグリーン関数法
  5.4.3 アモルファスSiO2の欠陥準位
5.5 界面のエネルギー準位理論
  5.5.1 Si自由表面とグリーン関数法
  5.5.2 Si-SiO2界面準位と欠陥準位
5.6 おわりに
文献
6. Si-SiO2界面での電子状態と伝導
6.1 序論と本章の位置づけ
6.2 表面量子化の理論
  6.2.1 サブバンドと2次元電子ガス
  6.2.2 垂直強磁界下での表面量子化
6.3 表面量子化効果の実験的検証
  6.3.1 低温での量子化効果
  6.3.2 高温での量子化効果
6.4 表面反転層中のキャリアの散乱と伝導に関する理論
  6.4.1 フォノンによる散乱
  6.4.2 荷電中心による散乱
  6.4.3 表面(粗さ)による散乱
  6.4.4 種々の欠陥による散乱
  6.4.5 固定電荷の不均一分布による散乱・局在準位間のホッピング伝導・移動度端
6.5 キャリア移動度および磁気抵抗の測定と散乱機構の推定
  6.5.1 高温での移動度
  6.5.2 低温での移動度
  6.5.3 移動度決定に関するその他の要因
  6.5.4 電流磁気効果
  6.5.5 高電界効果
6.6 量子細線および表面超格子FET
文献
7. 低電圧バイアス下におけるMOS FETしきい値電圧変動のメカニズム
7.1 はじめに
7.2 フォノン支援電子注入モデルによる電子注入確率
7.3 実験
  7.3.1 素子構造
  7.3.2 ゲート電流の測定方法
  7.3.3 実験結果
7.4 検討および結論
  7.4.1 Ptの温度依存性
  7.4.2 障壁低下の温度依存性
  7.4.3 ピンチオフ領域の電界の温度依存性
文献
第Ⅲ編 Si MOSプロセス技術
8. 化学エッチングしたSi表面の評価
8.1 序論
8.2 Si表面の汚染
8.3 Si表面汚染と電気的性質との関係
文献
9. Siの反応性イオンエッチング
9.1 はじめに
9.2 薄い表面汚染層を持つショットキーダイオードのDLTS法
9.3 CF4+O2によるRIE後のSiの評価
  9.3.1 CF4+O2によるRIEの特徴
  9.3.2 Si表面の評価
  9.3.3 陰極被覆効果
9.4 SiF4+Cl2によるRIE後のSiの評価
  9.4.1 SiF4+Cl2によるRIEの特徴
  9.4.2 Si表面の評価
  9.4.3 Cl2添加の効果
9.5 Siのクリーンエッチングに関するその後の研究
9.6 おわりに
文献
10. Siのプラズマ陽極酸化
10.1 はじめに
10.2 酸素プラズマ中での陽極選択酸化
  10.2.1 まえがき
  10.2.2 酸化プロセス
  10.2.3 検討
  10.2.4 まとめ
10.3 Siプラズマ陽極酸化膜の界面特性
  10.3.1 まえがき
  10.3.2 プラズマ陽極酸化Si-SiO2系におけるESRセンタおよび界面準位
  10.3.3 界面準位のアニーリング
  10.3.4 MOSFETsの特性
  10.3.5 まとめ
10.4 Si半絶縁基板およびSOSを用いたMOSFETs製作におけるプラズマ陽極酸化の応用
  10.4.1 まえがき
  10.4.2 中性子線照射したSi基板
  10.4.3 レーザアニールによる能動層の試作
  10.4.4 MOSFETsの試作
  10.4.5 SOS基板を用いたMOSFETの試作
  10.4.6 まとめ
10.5 結論
文献
第Ⅳ編 Si MOS系の評価技術
11. Si-SiO2系のDLTSと測定系
11.1 はじめに
11.2 Si-SiO2系の深い捕獲中心の動的パラメータの測定原理
  11.2.1 Si基板中の単一エネルギーの捕獲中心からの放出の場合
  11.2.2 Si-SiO2界面準位からの放出の場合
  11.2.3 基板中の深い捕獲中心と界面準位との識別
  11.2.4 少数キャリア発生の影響
11.3 Si-SiO2系の深い捕獲中心の測定例
  11.3.1 試料の作成条件と測定装置
  11.3.2 Si基板内の捕獲中心の測定
  11.3.3 Si基板内とSi-SiO2界面の捕獲中心の識別
  11.3.4 Si-SiO2界面準位の測定
  11.3.5 Si-SiO2系の深い捕獲中心測定法としてのDLTSの評価
文献
12. E.B.照射によるSi-SiO2界面準位の発生
12.1 はじめに
12.2 E.B.照射によるダメージの発生
  12.2.1 まえがき
  12.2.2 E.B.照射で発生する界面準位
  12.2.3 2次X線による照射効果
  12.2.4 界面準位の発生機構
12.3 E.B.照射後のアニーリング効果
  12.3.1 まえがき
  12.3.2 水素雰囲気中でのアニーリング
  12.3.3 塩素雰囲気中でのアニーリング
12.4 おわりに
文献
13. SiO2中のキャリアトラップ
13.1 はじめに
13.2 熱酸化膜中のキャリアトラップ
  13.2.1 ナトリウムによるトラップ
  13.2.2 水によるトラップ
  13.2.3 Wトラップ
  13.2.4 照射損傷によるトラップ
  13.2.5 イオン打込みによるトラップ
13.3 アバランシェ注入法
  13.3.1 測定原理
  13.3.2 測定回路
  13.3.3 最小2乗法による解析法
  13.3.4 連続モデルによる解析法
13.4 ドライ酸化膜中の電子トラップ
  13.4.1 ドライ酸化膜
  13.4.2 超ドライ酸化膜
13.5 プラズマ陽極酸化膜中の電子トラップ
13.6 ESRによるシリコン酸化膜中の検討
文献
第Ⅴ編 MOSデバイス回路のモデリングとシミュレーション
14. 短チャネルMOSトランジスタのモデリング
14.1 概要
14.2 古典的アプローチによるデバイスシミュレーション
  14.2.1 半導体基礎方程式
  14.2.2 物理モデル
  14.2.3 数値解析手法
14.3 現代的アプローチによるデバイスシミュレーション
  14.3.1 古典的なデバイスシミュレーションの限界
  14.3.2 ホットキャリア効果のシミュレーション
  14.3.3 3次元デバイスシミュレーション
  14.3.4 キャリア温度を用いたシミュレーション
14.4 粒子モデルによるデバイスシミュレーション
  14.4.1 概要
  14.4.2 モンテカルロ法による粒子モデルの計算アルゴリズム
  14.4.3 物理モデル
  14.4.4 解析例
文献
15. DRAM用サブミクロンMOS FETの設計法と縮小限界
15.1 概略
15.2 はじめに
15.3 制約要因の解析的な表現
  15.3.1 物理的な制約要因
  15.3.2 回路性能からの要請
15.4 設計手続き
15.5 結果と考察
  15.5.1 電源電圧に対するチャネル不純物濃度
  15.5.2 各制約項目における電源電圧に対する最小チャネル長
  15.5.3 接合深さに対する最小チャネル長
  15.5.4 ノイズの影響とセルパラメータ
  15.5.5 最適設計
15.6 結論
文献
16. 縮小CMOS,nMOSインバータの性能比較
16.1 はじめに
16.2 MOS FETの比例縮小則
16.3 CMOS,nMOSインバータ回路の性能評価モデル
  16.3.1 デバイスの縮小
  16.3.2 デバイスモデル
  16.3.3 インバータ回路の構成と性能評価手法
16.4 スケーリングおよび低温動作の効果
  16.4.1 インバータ回路の性能
  16.4.2 ソース・ドレイン抵抗の影響
16.5 CMOS回路とnMOS回路との比較
16.6 おわりに
文献
第Ⅵ編 特殊用途のMOSデバイス
17. 不揮発性メモリ素子
17.1 はじめに
17.2 不揮発性半導体メモリ素子の特徴
17.3 MNOS形不揮発性メモリ
  17.3.1 スイッチング動作
  17.3.2 キャリア伝導機構
  17.3.3 メモリ特性劣化機構
17.4 薄膜化MONOS不揮発性メモリ
  17.4.1 MONOS構造の特徴
  17.4.2 メモリ基本特性
  17.4.3 MONOSメモリトランジスタ
17.5 おわりに
文献
18. アモルファスSiを用いたデバイス
18.1 アモルファスSiの特徴
18.2 アモルファスSiの成長法とその基本的性質
18.3 MOSダイオードの特性
18.4 薄膜トランジスタ
  18.4.1 ディスプレイのマトリックス素子への応用
  18.4.2 3次元薄膜集積回路
18.5 不揮発性メモリ
  18.5.1 MNOSメモリ素子の製造法
  18.5.2 MNOS素子のメモリ特性
18.6 おわりに
文献
19. イオン感応性電界効果トランジスタ
19.1 はじめに
19.2 ISFETの構造
19.3 ISFETの原理
19.4 ISFETの種類
  19.4.1 H+用ISFET
  19.4.2 Na+用ISFET
  19.4.3 K+用ISFET
  19.4.4 その他のISFET
19.5 おわりに
文献
索引

在庫は時期によりまして変動することがございますので、ご了承ください。