書名で キーワードで

詳細検索 >>

書籍詳細

  半導体メモリ

▼ 目次を読む

▼ 目次をたたむ

角南英夫 広島大名誉教授 工博 著

… 著者ホームページです

発行年月日:2008/07/09 , 判 型: A5,  ページ数:202頁

ISBN:978-4-339-00798-5,  定 価:2,916円 (本体2,700円+税)

本書は大学院の学生や半導体メモリ開発に従事して間もない技術者を対象とし,SRAM,DRAM,フラッシュメモリを中心に構造・特徴・用途について概観した。また半導体メモリの製造技術や開発中のメモリについても取り上げた。

【目次】

1.半導体メモリの位置づけ
1.1 電子工業と半導体デバイス
1.2 電子計算機の二大構成要素―プロセッサとメモリ―
 1.2.1 アナログ計算機
 1.2.2 黎明期のディジタル計算機
1.半導体メモリの位置づけ
1.1 電子工業と半導体デバイス
1.2 電子計算機の二大構成要素―プロセッサとメモリ―
 1.2.1 アナログ計算機
 1.2.2 黎明期のディジタル計算機
 1.2.3 汎用マイクロプロセッサの出現
 1.2.4 プロセッサの課題
1.3 ワークメモリの歴史
 1.3.1 水銀遅延線
 1.3.2 磁気コアメモリ
 1.3.3 半導体メモリ
 1.3.4 CCDと磁気バブルメモリ
 1.3.5 ハードディスクドライブ
1.4 半導体市場
 1.4.1 製品別市場
 1.4.2 地域別市場

2. 半導体メモリの種類と機能およびその用途
2.1 半導体メモリの基本機能
 2.1.1 メモリアレー構成
 2.1.2 アドレスデコーダ
 2.1.3 アレー分割
 2.1.4 高速データ転送
2.2 機能別分類
 2.2.1 分類の三要素
 2.2.2 書込み時間
 2.2.3 メモリセル面積とチップコスト
 2.2.4 書込み時間と書換え回数
2.3 RAMの用途
 2.3.1 SRAM
 2.3.2 DRAM
 2.3.3 MRAM
2.4 ROMの用途
 2.4.1 マスクROMとヒューズROM
 2.4.2 EPROM
 2.4.3 電荷捕獲(チャージトラップ)型EEPROM
 2.4.4 浮遊ゲート型EEPROM
2.5 高機能メモリの用途
 2.5.1 ランバスDRAM
 2.5.2 多ポートメモリ
 2.5.3 連想メモリ

3. 大量生産されている汎用メモリ
3.1 マスクROMとヒューズROM
 3.1.1 マスクROM
 3.1.2 ヒューズROM
3.2 SRAM
 3.2.1 基本メモリセル
 3.2.2 SRAMの基本動作
 3.2.3 耐放射線特性
 3.2.4 極低消費電力化
 3.2.5 SRAM製造工程の概略
3.3 DRAM
 3.3.1 基本メモリセル
 3.3.2 DRAMの基本動作
 3.3.3 リフレッシュ
 3.3.4 メモリセルの変遷
 3.3.5 将来のDRAM
 3.3.6 ソフトエラー
3.4 EEPROM
 3.4.1 基本メモリセル
 3.4.2 書込み/読出し動作
 3.4.3 多ビット/セル方式
 3.4.4 アレー構成
 3.4.5 製造工程
 3.4.6 誤動作抑制
 3.4.7 Siドットメモリ

4. 少量生産あるいは開発中のメモリ
4.1 強誘電体メモリ
 4.1.1 強誘電体膜
 4.1.2 メモリセル
 4.1.3 信頼性
 4.1.4 応用
4.2 磁気メモリ
 4.2.1 トンネル磁気抵抗膜
 4.2.2 メモリセルと動作原理
 4.2.3 信頼性
 4.2.4 応用
4.3 相変化メモリ
 4.3.1 カルコゲナイド膜
 4.3.2 メモリセルと動作原理
 4.3.3 信頼性
 4.3.4 応用
4.4 抵抗メモリ
 4.4.1 強相関電子系酸化膜
 4.4.2 メモリセルと動作原理
 4.4.3 信頼性
 4.4.4 応用

5. 半導体メモリの性能比較と将来の課題
5.1 各種半導体メモリの性能比較
5.2 半導体メモリの構成要素の課題
 5.2.1 セルトランジスタ
 5.2.2 記憶素子
 5.2.3 アレー構成
5.3 将来に期待されているメモリ
 5.3.1 単電子メモリ
 5.3.2 スピントランジスタ
 5.3.3 固体電解質メモリ
 5.3.4 有機半導体メモリ
 5.3.5 将来性の判断基準

6. 半導体メモリ製造の基礎技術
6.1 製造技術
 6.1.1 高集積化と微細加工
 6.1.2 デバイス・プロセス・材料の革新
 6.1.3 インテグレーション技術
 6.1.4 歩留まり
6.2 メモリ混載技術
 6.2.1 混載の意義
 6.2.2 SRAM混載
 6.2.3 DRAM混載
6.3 欠陥救済技術
 6.3.1 ヒューズ方式
 6.3.2 アンチヒューズ方式
 6.3.3 プロセッサの欠陥救済
6.4 ばらつき補償技術
 6.4.1 トランジスタのしきい電圧
 6.4.2 ばらつきの加算
 6.4.3 不均衡軽減レイアウト
 6.4.4 ばらつき補償回路
6.5 チップスタック技術
 6.5.1 ワイヤボンディング方式
 6.5.2 貫通配線方式

7. 補遺
7.1 トランジスタの表記
7.2 ジッターとスキュー
7.3 ラッチアップ
7.4 ソフトエラー
7.5 デバイス開発の歴史

あとがき
引用・参考文献
索引

【おすすめ本】

在庫は時期によりまして変動することがございますので、ご了承ください。