科学技術と共に歩む

目次
1　2進数と論理演算
1.1　2進数
1.2　基数の変換
1.3　負数の表現
1.4　論理演算
演習問題

2　ブール代数と論理ゲート
2.1　ブール代数
2.2　基本ゲート回路
2.3　タイミングチャート
演習問題

3　組合せ回路
3.1　エンコーダとデコーダ
3.2　マルチプレクサとデマルチプレクサ
3.3　加算器
演習問題

4　標準形による論理の表現とカルノー図
4.1　最小項と最大項
4.2　論理和標準形と論理積標準形
4.3　論理和標準形と論理積標準形との変換
4.4　カルノー図による表現
演習問題

5　カルノー図による簡単化
5.1　論理和形に簡単化する方法
5.2　論理積形に簡単化する方法
5.3　ドント・ケア条件を含む場合の簡単化
演習問題

6　クワイン・マクラスキー法による簡単化
6.1　最小論理和形と最小論理積形
6.2　クワイン部による主項の導出
6.3　マクラスキー部による最小形の導出
6.4　最小論理積形の場合
6.5　マクラスキー部におけるドント・ケアの考慮
6.6　ペトリック関数を用いた必須主項の選択
6.7　ペトリック関数におけるドント・ケアの考慮
演習問題

7　順序回路
7.1　同期式順序回路と非同期式順序回路
7.2　ラッチ
7.3　フリップフロップ
7.4　レジスタとシフトレジスタ
7.5　カウンタ
演習問題

8　組合せ回路の設計
8.1　機能設計
8.1.1　機能設計手順
8.1.2　全体ブロック図の作成
8.1.3　機能分割
8.1.4　機能の表現
8.2　論理設計
8.2.1　論理設計手順
8.2.2　標準形を求める
8.2.3　簡単化
8.3　ゲート遅延の考慮
8.3.1　ゲート遅延とは
8.3.2　ハザードとは
8.3.3　ハザードの検出
8.3.4　ハザードの除去
演習問題

9　同期式順序回路の設計
9.1　設計手順
9.2　機能設計
9.2.1　全体ブロック図，機能表の作成
9.2.2　遷移図，遷移表の作成
9.2.3　設計例
9.3　論理設計
9.3.1　併合
9.3.2　励起表，出力表の作成
9.3.3　FFの遷移表
9.3.4　駆動表の作成
9.3.5　駆動関数，出力関数を求める
演習問題

10　非同期式順序回路の設計
10.1　設計手順
10.2　機能設計
10.2.1　機能設計の流れ
10.2.2　全体ブロック図，機能表の作成
10.2.3　遷移図，遷移表の作成
10.3　ラッチを使用しない論理設計
10.3.1　併合
10.3.2　励起表，出力表の作成
10.3.3　論理回路の作成
10.4　ラッチを使用した論理設計
10.4.1　励起表，出力表の作成
10.4.2　ラッチの遷移表
10.4.3　駆動表の作成
10.4.4　論理回路の作成
演習問題

11　順序回路の解析
11.1　同期式順序回路の解析
11.1.1　駆動関数の作成
11.1.2　励起表，出力表の作成
11.1.3　遷移図，遷移表の作成
11.1.4　トラップの検出と対策
11.2　非同期式順序回路の解析
11.2.1　フィードバックループを特定する
11.2.2　励起表，出力表の作成
11.2.3　遷移図，遷移表の作成
11.2.4　ハザードの検出と対策
11.2.5　トラップの検出
演習問題

12　設計の具体例
12.1　組合せ回路の設計例
12.1.1　4入力1出力マルチプレクサ
12.1.2　3ビットコンパレータ
12.2　同期式順序回路の設計例
12.2.1　2進サイコロ
12.2.2　3ビットアップ・ダウンカウンタ
12.3　非同期式順序回路の設計例―アービタ回路―
演習問題
引用・参考文献
演習問題解答
索引

コーヒーブレイク
故障はだれ？
ブール代数
ちょっと役に立つ論理変換
論理ゲートを使おう
LSI設計者とコックの会話
LSI論理回路のテスト
同期式順序回路のタイミングチャート
遅延時間を利用しよう
バグの存在
PDCAをまわせ
KKD
知的コーヒーミル