集積回路のための 半導体デバイス工学

博士(工学) 小林 清輝 著

まえがき

この数十年の間、情報通信技術の飛躍的な進歩が社会と人々の暮らしに大きな変化をもたらしてきた。インターネットと通信関連のインフラストラクチャーの構築、そしてスマートフォンをはじめとする電子機器の発達によってユビキタスネットワーク社会が現実のものとなったことはその一例である。さらに、今から21世紀中盤にかけてはIoT(Internet of Things)やAI(Artificial Intelligence)の普及も加わって一層大きな変化が訪れると予想されている。このような幾重もの変革の礎となっているのが、20世紀後半から今日にかけて構築されてきた集積回路技術である。

集積回路(IC:Integrated Circuit)の中で大規模なものは LSI(Large Scale Integration, 大規模集積回路)と呼ばれ、多いものでは 1 チップに百億を超える素子を有している。LSI は設計者が生み出すさまざまな機能を持った電子回路を具現化するプラットフォームであり、このため搭載する電子回路の種類は無数といってよいほど多い。また新たな原理に基づいて動作する素子がつぎつぎと提案され、それらを組み込んだ数多くの新製品が開発されている。このように LSI はその生産量が莫大となった今日においてもなお大きな可能性を有している。

大多数の LSI は MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) と他の素子からなる電子回路をシリコン基板に形成し、情報の取り込み・情報処理・データの記憶を行えるようにしたデバイスである。本書はこのような「シリコンを使った MOS 集積回路」について初めて学ぼうとする人のための教科書である。本書が想定するおもな読者は、電気電子・情報通信分野

の大学生と工業高等専門学校生である。また、社会において初めてLSIと関わることとなった技術者や半導体製造装置・半導体材料の開発と設計に携わる技術者、LSIの生産や要素プロセスを担当する技術者であって、MOS 集積回路について学び直そうという方々も念頭に置いて執筆した。

本書は六つの章からなっており、前半の主題は MOSFET の動作原理と集積 回路を微細化する理由である。論理回路をはじめとする多くの電子回路が MOSFET を用いて実現されており、その動作原理を理解しておくことは電気 電子工学を学ぼうとする学生にとってきわめて重要である。これを理解するためには結晶のエネルギーバンドに関する知識が必要となるため、2章と3章で 結晶中の電子の状態と半導体物性の基本事項を扱い、4章で MOSFET の動作 原理について説明した。また4章では、MOSFET が論理回路の中でどのように働いているかを具体的に説明するために CMOS(Complementary Metal-Oxide-Semiconductor)インバータの動作についても触れた。LSI には微細化という大きな流れがあり、そのことがこの分野の特徴である。LSI が微細化されてきた理由を説明するために1章でLSI の歴史について概観し、4章において比例縮小則を扱った。

本書の後半の主題は LSI がどのような技術によって作製され、作製された LSI がどのような動作を行っているのかを理解することである。このため5章では、フォトリソグラフィやエッチング、薄膜形成などの要素プロセス技術と CMOS インバータの製造プロセスの流れを説明し、ゲート絶縁膜とゲート電極、金属シリサイド、銅配線の形成技術について説明した。最後の6章では、LSI の中での MOSFET と回路の動作を説明するために4種類のメモリ LSI を取り上げ、それらのメモリセルの基本動作を説明した。これら4種類のメモリ LSI はディジタルシステムの中で個々に重要な役割を担っている。また、それぞれ固有の原理でデータを記憶しているが、初歩的な電気回路の知識があればメモリセルの基本動作については比較的容易に理解することが可能であろう。別のカテゴリーの LSI として SoC (System on a Chip) (システム LSI) があるが、これについて理解するためにはメモリに加えて、ALU (Arithmetic Logic

Unit)や多種類の論理ゲートから構成されるさまざまな論理回路の構成と動作、さらにそれらの設計手法について学ぶ必要があり、別に1冊の教科書を必要とするであろう。この分野については、すでにいくつかの教科書が発行されている。これらの理由から本書ではメモリLSIを取り上げた。

各章の演習問題には学修状況を確認するための問題に加え、本文の内容を補う知識を習得するための問題と数値を扱う問題を含めた。いずれも基礎的な問題であり、読者にはぜひ取り組んでいただきたい。

繰り返しになるが、執筆に当たっては本書が MOS 集積回路について学ぼう とする方々の入門書となるように心掛けた。読者が息切れするのを避けるため に、個々の事項についてはできるだけ簡潔で平易な説明に努め、限られた側面 ではあるが現代の LSI の姿を掴めるようにと考えた。同様の考えで、MOS 集 精回路について学ぶための重要事項の中で MOSFET のスイッチング動作の説 明を優先し、これに多くの紙面を割いたが、pn 接合と金属-半導体接合につい ての説明を含めなかった。MOSFET においてもソース・ドレインとウェルの 間は pn 接合となっており、コンタクトプラグとシリコン基板の接続部分は金 属-半導体接合となっている。それゆえ読者が本書を読み終えた後、MOS 集積 回路についてさらに学修を継続する場合には上記の事項についても学んでいた だきたい。これらを扱った半導体工学・半導体デバイス工学の教科書は数多く 発行されている。また本書では、エネルギーバンドの説明に関して一次元結晶 格子とほとんど自由な電子の近似を用いる取り扱いを中心に記述し、 MOSFET の電流-電圧特性に関してはグラジュアルチャネル近似を用いる説 明にとどめた。これらについてさらに深く学ぼうとする方々は、固体物理や MOS デバイスの物理に関する専門書を手に取って学修を進めていただきたい。

LSIの進歩は目覚ましく、つぎつぎと新しい技術が登場し、旧来の構造や技術が陳腐に見えてしまうことも少なくない。このため本書の執筆に着手するまでの間、著者もその内容が出版後に時代遅れとなるのではないかと懸念し、悩んだ。しかしながら先端技術も多くは従来技術から一つひとつ進歩を重ねることによって構築されたものであり、両者には共通する基本原理がある。さらに

iv ま え が き

は MOS デバイスの動作原理や各プロセス技術の基本原理には時代を経ても 知っておくべき考え方があり、執筆に際してできる限りそのような本質的な部 分を尊重したつもりである。本書が MOS 集積回路を学ぶ諸氏の助けになれば 幸いである。

ただし、浅学非才を顧みずに本書を執筆したため、記述不足や誤りがあると 思う。この点については読者からご叱正を頂戴できれば有難く存する。

最後に、本書の執筆に当たって国内外の多くの文献を参考にさせていただき、読者に参考となると思われるものを選んで各章末に引用・参考文献として掲載させていただいた。これらの文献から多くを学ばせていただき示唆を得たことについて各著者にお礼を申し上げる。また、本書を執筆する機会を与えていただいたコロナ社の各位に感謝の意を表する。

2018年2月

小林 清輝

目 次

1章 集積回路の微細化が進められた理由
1.1 なぜ集積回路を微細化するのか
1.2 集積回路の微細化と性能の推移 5
1.3 近年の LSI ······ 7
1.4 集積回路の種類と用途
演 習 問 題
引用・参考文献
2章 固体電子論の基礎
2.1 自由電子の波動関数 … 16
2.1.1 ド・ブロイの関係式16
2.1.2 シュレディンガー方程式 17
2.1.3 井戸型ポテンシャルの中の1個の電子の状態 19
2.1.4 箱の中の自由電子の状態密度 23
2.2 シリコンの結晶構造 24
2.3 逆 格 子26
2.4 結晶の中の電子の波動関数 28
2.5 エネルギーバンド
2.6 金属, 絶縁体, 半導体のエネルギーバンド 35
演 習 問 題

У1/П.]·参考文献·····	37
	3章 半導体中のキャリヤ	
3.1	真 性 半 導 体	38
3.2	真性半導体の伝導電子密度と正孔密度	39
3.3	真性フェルミ準位	43
3.4	有 効 質 量	44
3.5	正 孔	46
3.6	不純物半導体	48
3.7	キャリヤ密度とフェルミ準位	52
3.8	キャリヤのドリフトと移動度	55
3.9	キャリヤの拡散・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	58
演	習 問 題	
引用	j・参考文献	62
	/ 辛 NOODDW 4 私 / F TTT	
	4章 MOSFET の動作原理	
4 1		62
4.1	MOS 構 造·······	
4.2	MOS 構 造 空 乏 近 似	70
4.2	MOS 構 造… 空 乏 近 似… ポアソン方程式の厳密な解…	70 76
4.2 4.3 4.4	MOS 構 造… 空 乏 近 似… ポアソン方程式の厳密な解 フラットバンド電圧 ************************************	70 76 79
4.2 4.3 4.4 4.5	MOS 構 造… 空 乏 近 似… ポアソン方程式の厳密な解。 フラットバンド電圧 MOSFET の動作	70 76 79 81
4.2 4.3 4.4 4.5 4.6	MOS 構 造… 空 乏 近 似… ポアソン方程式の厳密な解… フラットバンド電圧… MOSFET の動作… 線形領域と飽和領域のドレイン電流	70 76 79 81 83
4.2 4.3 4.4 4.5 4.6 4.7	MOS 構 造… 空 乏 近 似 ポアソン方程式の厳密な解 フラットバンド電圧 MOSFET の動作 線形領域と飽和領域のドレイン電流 MOSFET の種類	70 76 79 81 83 86
4.2 4.3 4.4 4.5 4.6	MOS 構 造 空 乏 近 似 ポアソン方程式の厳密な解 フラットバンド電圧 MOSFET の動作 線形領域と飽和領域のドレイン電流 MOSFET の種類 CMOS インバータ	70 76 79 81 83 86 89
4.2 4.3 4.4 4.5 4.6 4.7	MOS 構造 空乏近似 ポアソン方程式の厳密な解 フラットバンド電圧 MOSFET の動作 線形領域と飽和領域のドレイン電流 MOSFET の種類 CMOS インバータ 比例縮小則	70 76 79 81 83 86 89 93
4.2 4.3 4.4 4.5 4.6 4.7 4.8	MOS 構 造… 空 乏 近 似… ポアソン方程式の厳密な解 フラットバンド電圧 MOSFET の動作 線形領域と飽和領域のドレイン電流 MOSFET の種類 CMOS インバータ 比 例 縮 小 則	70 76 79 81 83 86 89 93

5章 LSI 製造プロセス

5.1 LSI ができるまでの流れ	104
5.2 製造プロセスのフロー	106
5.3 要素プロセス技術	109
5.3.1 フォトリソグラフィ	109
5.3.2 ドライエッチング	114
5.3.3 薄 膜 形 成	116
5.3.4 洗浄とウェットエッチング	121
5.3.5 化学機械研磨 (CMP)	123
5.3.6 イオン注入と熱拡散	125
5.3.7 クリーンルーム	128
5.4 LSI のプロセスフロー (CMOS インバータ)	129
5.5 MOSFET 高性能化技術の進展 ······	138
5.5.1 高誘電率ゲート絶縁膜	138
5.5.2 メタルゲート電極	142
5.5.3 ニッケルシリサイド	146
5.6 銅 配 線	146
5.7 シリコン結晶	150
演 習 問 題	152
引用・参考文献	153
6章 LSIの構成と動作	
6.1 DRAM の動作	154
6.2 SRAM の動作	
6.3 NOR 型フラッシュメモリの構造と動作	160
6.4 NAND 型フラッシュメモリの構造と動作	
演 習 問 顯	176

viii 🔣		
引用・参考文	献177	
演習問題の領	解答178	
索	弓 ······182	



集積回路の微細化が 進められた理由

人類史において最初に登場した汎用コンピュータは ENIAC と名付けられ、その使用目的は軍用に限られていた。約1800本の真空管を使用し、総重量は約30tにも及んだと言われている。21世紀の今日では、ENIAC に比べて桁違いに高い性能を有するスマートフォンが広く一般に普及し、時計や眼鏡のように身に着けるウェアラブルコンピュータも手に入るようになった。これらを含む多くの電子機器がインターネットと結ばれ、それらを使って個々人が世界に容易に情報を発信することができる。カーナビゲーションシステムもインターネットと接続され、自動車の自動運転機能の進展も著しい。道路や工場・住宅に張り巡らしたセンサからの情報をインターネットを介して収集して活用する仕組み(IoT:Internet of Things)も本格的な利用が始まりつつある。図1.1は、スマートフォン (Apple 社製 iPhone 4S)の内部を撮影した写真である。高度な機能を持つスマートフォンが少ない部品点数で構成されてい




図1.1 スマートフォン (Apple 社製 iPhone 4S) の内部を撮影した写真

ることに驚かされる。上述した機器類は、図1.1で見たようにいずれもその中枢に集積回路(IC: Integrated Circuit)を用いており、集積回路の高性能化と低コスト化がそれらの登場を牽引してきたと言っても過言ではない。本章では、集積回路技術の歴史を振り返った後、集積回路の性能向上とともにその微細化が進んだ理由および、近年の集積回路の姿について簡潔に説明する。

1.1 なぜ集積回路を微細化するのか

歴史上最初のトランジスタは、1947年に Walter H. Brattain と John Bardeen が発明した点接触型トランジスタ(point-contact transistor)と言わ れている^{1)†}。この素子に使用された半導体材料はゲルマニウムであった。そ の後 1951 年に接合型トランジスタ (iunction transistor) が William B. Shocklev によって発明され、これらの出来事によって固体素子技術の扉が開 かれた。集積回路は、1958 年に Texas Instruments 社に在籍していた Jack C. Kilby によって発明されたとされている。1959 年には、Fairchild Semiconductor International 社の Robert N. Novce によってプレナー技術の特 許が出願された²⁾。その内容は、シリコン基板表面を酸化してシリコン酸化膜 (SiO₂膜)を形成し、その一部を除去してマスクとし、不純物拡散を行うこと によってベース層やエミッタ層を順次形成するというものである。この技術は 今日の大規模集積回路(LSI: Large-Scale Integration)の製造技術に通じる画 期的なものであった。その後、この技術を使ってバイポーラトランジスタを用 いた集積回路が工業製品として生産されるようになる。続いて、シリコン表面 を勢酸化して形成するシリコン酸化膜がシリコンとの間で良好な界面特性を示 すことがわかってくると、1960年代になってシリコンを用いた MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor) が実用化され急速にそ の利用が進んだ。1960年代後半、シリコンゲート技術とイオン注入技術を導 入した自己整合 MOS プロセスが発表され、LSI への道が開かれた $^{3,4)}$ 。

[†] 肩付の数字は、章末の引用・参考文献番号を表す。

MOSFET を用いる LSI 技術が飛躍的な進歩を遂げた結果, 現在では, 使用されるトランジスタの大多数が MOSFET である。

有名なムーアの法則(Moore's law)が唱えられたのは、1965年のことといわれている。その一部は「1チップ当たりのトランジスタ数は、約2年ごとに2倍になる。」というものである。図1.2に、1970年代から2010年代までの約40年間のMPU(Micro-Processing Unit)のトランジスタ数の推移を示した。グラフの横軸は各製品の量産が開始された年である。図中の実線はムーアの法則を表しており、MPUの集積度の推移がこの法則によく従っていることがわかる。




図1.2 MPU のトランジスタ数の推移

では、集積回路の高集積化と高性能化が進んだ原動力について考えてみよう。集積回路に求められる性能は、概ね以下のように整理される。

- ① **集積度** さまざまな機能を搭載した電子機器を実現するために、多くの種類の電子回路が必要である。1 チップに多種類の電子回路を搭載するために集積回路の高集積化が求められている。また大きな情報量を扱うために大容量メモリが必要とされており、メモリ集積回路の高集積化が求められている。
- ② 信号処理速度 より多くの情報をより高速で処理できる電子機器が求められている。高速で情報処理を行うために、集積回路の動作周波数の向

4 1. 集積回路の微細化が進められた理由


上が求められてきた。その方策として、回路を構成する MOSFET の駆動 電流を大きくし、回路内の寄生抵抗と寄生容量を低減することが重要であ る。

- ③ 消費電力 電子機器を使用する際の電力コストを低減し発熱を抑制するために集積回路の消費電力の低減が求められている。またスマートフォンやウェアラブルコンピュータ、IoT 関連機器などは、限られた電源供給能力のもとで長時間の使用を求められるため、低消費電力の集積回路が必要である。世界中の電子機器の消費電力を合計すると莫大な量となる。それゆえ、地球環境のためにも電子機器を構成する集積回路の消費電力の低減が重要である。
- ④ コスト 上記の ① ~ ③ を備えた集積回路が低価格で実現されることで、優れた性能と利便性を有する電子機器が人々や企業などの機関にとって購入可能な価格で供給されるようになる。このことによって、電子機器の新たな用途も開拓され、その種類が広がり、ますます多くの電子機器が人々の暮らしや社会に用いられるようになる。


1970 年頃からの約 40 年間の長期にわたって、集積回路に対するこれらの要求を同時に実現できる解として、回路の微細化が有効であった。回路とそれを構成する MOSFET を微細化することによって、①~③の性能の向上と同時に、コストの低減を実現できることは集積回路の大きな特徴であった。一般に自動車や航空機などの他の工業製品では、高性能を追及すると製造コストが上昇してしまう。しかし集積回路では MOSFET を含む回路の寸法を縮小することによって①~④が実現できたのである。回路を微細化することによって、1チップにより多くの素子を搭載できるようになるため、高集積化が実現できることは自明であろう。高速信号処理と消費電力の低減も MOSFET の微細化によって実現できたが、そのメカニズムについては4章で解説する。回路全体の微細化によって製造コストが下がる理由については次節で説明する。

1.2 集積回路の微細化と性能の推移

本節では、集積回路の微細化と動作周波数、製造コストのこれまでの推移を概観する。図1.3(a)は、n チャネル MOSFET の断面模式図である。実際にLSI に使用されている MOSFET はこの図に比べてかなり複雑な構造を有しているが、ここでは MOSFET を形作るために最低限必要なシリコン基板とゲート電極、ゲート絶縁膜、ソース、ドレインのみを描いた。図(b)は、MPU に使用されてきた MOSFET のゲート長と MPU の量産開始時期の関係を示している。図(a)に示すようにゲート長はゲート電極の寸法の一つであり、グラフの各点はその時期に使用が許された最小のゲート長を表している。最先端LSIでは 1970 年代から 2010 年代後半の今日まで、回路の設計基準を 2 年ごとに約0.7 倍に縮小するというトレンドが踏襲されてきた。図(b)より、ゲート長は1970 年からの 30 年間で1/100以下になったことがわかる。







(b) MOSFET のゲート長と MPU の量産開始時期の関係⁵⁾

図1.3 MOSFET のゲート長の推移

図1.4 は、MPU の動作周波数と量産開始時期の関係を示している。MPU の動作周波数が飛躍的に向上してきたことがわかる。1970 年代から約30 年間 の動作周波数の向上には、回路とそれを構成する MOSFET の微細化が大きく

索引

[あ]		化学気相堆積 化学ポテンシャル	117 40	【け】	
アクセプタ	50	拡散	58, 126	結 晶	24
アクセプタイオン	51	拡散定数	58	結晶系	24
アクセプタ準位	51	価電子帯	38	結晶格子	24
[67]		可動イオン	117, 122	ゲート酸化膜	108, 141
10.1		可変容量	77	ゲート絶縁膜 5,64	1, 138, 145
イオン注入技術	125	還元ゾーン表示	34	ゲート長	5
イオン注入装置	125	間接遷移型半導体	60	ゲート電極	108, 130
イオン注入法	108	【き】		ゲートファースト	
移動度	56				130
井戸型ポテンシャル	19	基底状態	21	ゲート容量	141
	114, 115	機能設計	104	減圧 CVD	118
イメージセンサ	13	基本逆格子ベクトル		研磨パッド	124
インバータ	89	基本格子ベクトル	25	【こ】	
――の論理記号	90	基本単位胞	25		110
【う】		基本並進ベクトル	25	光学近接効果補正	112
	101	基本方程式	30	格子点	24 = 120
ウェットエッチング		逆格子空間	26	高誘電率ゲート絶縁	
ウェーハプロセスの		逆格子点 逆格子ベクトル	26	固定電荷 コンタクトプラグ	117 136
	107	一連俗サペクトル 一逆有効質量テンソル	26 46	コンタクトノフク	136
【え】		逆有効貝里アンブル 吸 着	118	コントロールゲー	
液浸露光	111	許容帯	35		101
収収 路元 エクステンション	135	禁制帯	35	【さ】	
エッチング	114	金属配線	137	再結合	54
エッチングガス	116		107	最大空乏層幅	73
エネルギー固有値	21	[<]		サイドウォールスペ	
エネルギーバンド	31	空間電荷中性の条件	53	, , , , , , , , , , , , , , , , , , , ,	136
エンハンスメント形	85. 88	空格子	31	サリサイド	146
エンハンスメント形	,	空格子近似	31	三次元 NAND 型	
MOSFET の回路記	己号 89	空乏近似	73	フラッシュメモリ) 174
		空乏状態	66	7: 3	
【か】		空乏層	66	[L]	
開口数	110	空乏層電荷	66	しきい値電圧	74, 80, 94
解像度	110	クリーンルーム	128	自己整合プロセス	136
界面準位	117	クーロンポテンシャ	ル 49	仕事関数	64
化学機械研磨	124	群速度	44, 46	周期的境界条件	29

周期的なポテンシャル28自由電子17	[7]		伝導電子 伝導電子密度 39.	36, 48 41, 52, 72
縮重度 23	相互コンダクタンス	86	141	
縮 退 23	ソース	81	(と)	
出力特性 85	ソース-基板間バイアス	94	銅拡散防止膜	149
主量子数 21	ソース線	171	動作周波数	5
シュレディンガー方程式	ソフトエラー	157	銅多層配線	148
18	【た】		導電率	57
常圧 CVD 118	1/21		等方性エッチング	114
仕様設計 104	ダイヤモンド構造	25	ドーズ量	126
状態密度 24	多值記憶技術	172	ドナー	48
状態密度有効質量 41,42	ダブルエクスポージャ	114	ドナーイオン	48
焦点深度 110	ダブルパターニング	114	ドナー準位	49
シリコン 38	ダマシンゲート・プロセ		ド・ブロイの関係記	•
シリコン結晶 24,150		144	ドライエッチング	115
シリコン酸化膜 116	単位構造	24	トラップ準位	117
シリコン窒化膜 119	単位胞	24	ドリフト移動度	56
真性キャリヤ密度 43	タングステン	136	ドリフト速度	56
真性半導体 38	短チャネル効果	98	ドリフト電流	57
のフェルミ準位 38	(5)		ドレイン	81
真性フェルミ準位 43			ドレイン電流	85, 87
(す)	遅延時間	96	トレンチ	130, 149
		56, 77	トンネル効果	139
水素アニール 138	チップコスト	7	トンネル酸化膜	161, 166
水素様モデル 49	チャネル	81	トンネル電流	139
スケーリング則 93	チャネル長	81	【な】	
ストリング 169 スパッタリング装置 119	チャネル幅 直接遷移型半導体	81	.11347	122
スパッタリング装置 119 スパッタリング法 119	直接トンネリング	60 139	ナトリウム	122
スペーサダブルパターニング	直接トンネル電流	140	【に】	
114	直接トンホル电弧 チョクラルスキー法	150	ニッケルシリサイ	L ^o
スラリー 124		150	ニックルンサリイト	136, 146
	[つ]			130, 140
【せ】	強い反転	73	【ね】	
正 孔 37,47		, 5	ネガ型	109
正孔密度 41.52.72	【て】		熱 CVD	118
生 成 54	抵抗率 57	7, 147	熱 CVD 法	119
製造コスト 7	V2.107.0 1	7. 148	熱拡散	126
絶縁材料の比誘電率 142	テスト設計	105	熱酸化	116
ゼロ点エネルギー 21	出払い領域	53	熱速度	56
前駆体 118	デプレッション形	88		
線形領域 82	電荷トラップ方式	165	【の】	
一のドレイン電流	電子親和力	64	ノーマリーオフ	87
85, 87	電子占有確率	69	ノーマリーオン	88
清浄度クラス 128	/) +- #+ L#	OΓ		
	伝達特性	85		

(は)	フォトン	16	·	50
	付着確率	118	ボンディングパッド 1	38
配線抵抗 147	フッ酸溶液	121	【ま】	
ハイブリッド集積回路 10	物質波	17		10
波 数 17	ブラッグの回折条件	33		12
波数空間 23	フラッシュメモリ	160	ムーアの法則	3
パッシベーション膜 138 パーティクル 122	フラットバンド状態 フラットバンド電圧	78 79	【め】	
バリヤメタル 136.149	フラットバンド電圧	79 79	メタルゲート 1	43
フィスタル 130, 149 反転状態 67	ブラットハント谷里	79 24		43 24
反転層 68	プランク定数	16		24
反転層電荷 84	フーリエ級数	26	【も】	
バンドギャップ 34	フーリエ係数	26	モノリシック集積回路	10
	ブリユアンゾーン	32		10
[ひ]	プレーナ型キャパシタh		[ゆ]	
ビアホール 137		156	有効質量	46
ビット線 154	プレナー技術	2	有効状態密度 41.	
比抵抗 57	ブロッキング酸化膜	166	,	
表面電荷密度 66, 68, 77	ブロッホ関数	30	【よ】	
表面ポテンシャル 71	ブロッホの定理	31	弱い反転	73
表面マイグレーション 118	フローティングゲート	161		
比例縮小則 93	フローティングゲート	方式	[6]]	
ピンチオフ状態 82,85	16	0, 168	理想 MOS 構造	64
ピンチオフ点 82	分散関係	22	リフレッシュ 154.1	57
ピンチオフ点 82	刀似判怵	32	リフレツンユ 134, 1	57
ピンチオフ電圧 82 ピンチオフ電圧 82		32	· ·	48
ピンチオフ電圧 82	が取り伝	32	リン	
		126	· ·	
ピンチオフ電圧 82	[^]		リン	
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58	【个】 平均射影飛程 平均自由時間 並進操作	126 56 26	リン 【れ】 レイアウト図 153,163,1	48
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126	【个】 平均射影飛程 平均自由時間 並進操作 並進対称性	126 56 26 25	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1	48
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127	【个】 平均射影飛程 平均自由時間 並進操作	126 56 26	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1 レベンソン型位相シフト	71 05
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53	【个】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化	126 56 26 25	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1 レベンソン型位相シフト	48 71
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】	126 56 26 25 124	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1 レベンソン型位相シフト マスク 1	71 05
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式	126 56 26 25 124	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1 レベンソン型位相シフト マスク 1 【 3 】	71 05 12
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素	126 56 26 25 124 71, 76 50	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1 レベンソン型位相シフト マスク 1 【 3 】 露光波長 1	71 05 12
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域	126 56 26 25 124 71, 76 50 83	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1 レベンソン型位相シフト マスク 1 【 3 】 露光波長 1	71 05 12
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域 ——のドレイン電流	126 56 26 25 124 71, 76 50 83 85	リン 【れ】 レイアウト図 153,163,1 レイアウト設計 1 レベンソン型位相シフト マスク 1 【 3 】 露光波長 1	71 05 12
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術 109	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域のドレイン電流 ポジ型	126 56 26 25 124 71, 76 50 83 85 110	リン 【れ】 レイアウト図	71 05 12 11 93
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域 ——のドレイン電流	126 56 26 25 124 71, 76 50 83 85	リン 【れ】 レイアウト図	71 05 12
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術 109	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域のドレイン電流 ポジ型	126 56 26 25 124 71, 76 50 83 85 110	リン 【れ】 レイアウト図	71 05 12 11 93
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術 109 フォトレジスト 106	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域 一のドレイン電流 ポジ型 ホットエレクトロン	126 56 26 25 124 71, 76 50 83 85 110 163	リン 【れ】 レイアウト図	71 05 12 11 93
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術 109	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域	126 56 26 25 124 71, 76 50 83 85 110 163	リン 【れ】 レイアウト図	71 05 12 11 93
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術 109 フォトレジスト 106	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域 一のドレイン電流 ポジ型 ホットエレクトロン	126 56 26 25 124 71, 76 50 83 85 110 163	リン 【れ】 レイアウト図	71 05 12 11 93
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術 109 フォトレジスト 106	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域 一のドレイン電流 ポジ型 ホットエレクトロン Ammonium hydroxide hydrogen Peroxide	126 56 26 25 124 71, 76 50 83 85 110 163	リン 【れ】 レイアウト図	71 05 12 11 93
ピンチオフ電圧 82 【ふ】 フィックの拡散の第一法則 58 フィックの第一法則 126 フィックの第二法則 127 フェルミ準位 40,53 フェルミ・ディラックの 分布関数 40 フェルミポテンシャル 64,71 フォトリソグラフィ技術 109 フォトレジスト 106 【A】 acceptor 50	【へ】 平均射影飛程 平均自由時間 並進操作 並進対称性 平坦化 【ほ】 ポアソン方程式 ホウ素 飽和領域 一のドレイン電流 ポジ型 ホットエレクトロン Ammonium hydroxide hydrogen Peroxide Mixture APM	126 56 26 25 124 71, 76 50 83 85 110 163	リン 【れ】 レイアウト図	71 05 12 11 93 54

Bravais lattice Brillouin zone	24 32	F-N トンネル電流 Fowler-Nordheim トン	139	[N]
	52	ング	139	NAND 型フラッシュメモリ
(C)		Front End Of Line	137	13, 167
channel	81	Front End Of Line	137	NiSi 136, 146
Chemical Mechanical	01	(G)		normally off 87
Polishing	124	genaration	54	normally on 88
0	89, 129	genaration	54	NOR型フラッシュメモリ
の回路図	89	(H)		13.160
の回路図 の入出力特性	90	HF 溶液	121	NOT 論理ゲート 89
CMOS 回路	90 89	ロア 俗似 hole	37	NOI m 性ケート 89 n ウェル 130
	124	HPM	123	n 形半導体 48
CMP CVD				/// / 14 //
	117 75	Hydrochloric acid and	-	n チャネル MOSFET
C-V 特性		gen Peroxide Mixtur		5, 81, 86
Czochralski 法	150	hydrogen-like model	49	(O)
CZ法	150	(I)		ODC 112
(D)		7 77 Hd: M4-	02.05	OPC 112
J	66	I _D -V _D 特性 I _D -V _G 特性	82, 85 85	Optical Proximity Correction 112
depletion condition	66 110			112
Depth of Focus		International Technolo	0.0	(P)
diffusion constant	58 139	Roadmap for Semic	onduc-	PECVD 118
direct tunneling DOF		tors	-	
	110 48	intrinsic semiconductor		
donor		inversion condition	67	precursor 118
drain	81	inversion layer	68	primitive cell 25
DRAM	154	inverter	89	pウェル 130
のメモリセル	154	ITRS	7	p 形半導体 51
drift mobility	56	(K)		p チャネル MOSFET 81,86
DSP	11		00	(R)
Dynamic Random Ac		k 空間	23	11
Memory	154	(L)		RAM 11
(E)		1. 1 時 10	7 1 4 0	Random Access Memory
PEDDOM	10	low-k 膜 13	37, 149	11
EEPROM	12	[M]		Rapid Thermal Annealing 128
Electrically Erasable		magnetic field applied		RCA 洗浄 123
Programmable Rea	12	magnetic field applied Czochralski method	151	
Memory EPROM	12		121	
		mask ROM	12	
Erasable and Program		MCU	151	
Read Only Memory	12	MCZ 法	-	recombination 54
(F)		mean free time	56	RIE 115
EEOI	127	MONOS 型メモリ	166	ROM 11 RTA 128
FEOL	137	Moore's law	3	RTA 128
FinFET	145	MOS 構造	63	(S)
flat-band voltage	79 120	MPU	11	
F-N トンネリング	139			salicide 146

SC-1 SC-2	123 123	Static Random Acces Memory	ss 158	[V]	
Schrödinger equation	18	STI	129	voltage transfer curve	90
self-aligned silicide	146	string	169	(w)	
Shallow Trench Isolation	n	strong inversion	73	1 44 1	
	129	Sulfuric acid and h	ydrogen	weak inversion	73
Si_3N_4	119	Peroxide Mixture	123	(Z)	
Siemens 法	150	System on a Chip	8		
SiO ₂ 膜	116	(T)		zero-point energy	21
SoC	8	111		【ギリシャ文字】	
source	81	the condition of space	e-charge	【イソノヤス子】	
sp ³ 混成軌道	38	neutrality	53	Γ 点	60
SPM	123	trench	130	【数字】	
SRAM	158	(U)		【奴子】	
Standard Clean 1	123	[0]		4 端子表記	88
Standard Clean 2	123	unit cell	24		

—— 著 者 略 歴 ——

- 1981年 名古屋大学工学部応用物理学科卒業
- 1983年 名古屋大学大学院工学研究科博士前期課程修了(応用物理学専攻)
- 1983 年 三菱電機株式会社(LSI 研究所,ULSI 開発研究所,メモリ事業統括部,ULSI 技術開発センター)
- 1997年 博士(工学)(名古屋大学)
- 2003年 株式会社ルネサステクノロジ (生産技術本部 生産本部)
- 2005 年 東海大学教授 現在に至る

集積回路のための半導体デバイス工学

Semiconductor Device Engineering for Integrated Circuits

© Kiyoteru Kobayashi 2018

2018年4月6日 初版第1刷発行

検印省略

代表者 牛来真也

印刷所 新日本印刷株式会社製本所 有限会社 愛千製本所

112-0011 東京都文京区千石 4-46-10

発行所 株式会社 コロナ社

CORONA PUBLISHING CO., LTD.

Tokyo Japan

振替 00140-8-14844 · 電話 (03) 3941-3131 (代)

ホームページ http://www.coronasha.co.jp

ISBN 978-4-339-00909-5 C3055 Printed in Japan

(柏原)



JCOPY <出版者著作権管理機構 委託出版物>

本書の無断複製は著作権法上での例外を除き禁じられています。複製される場合は、そのつど事前に、 出版者著作権管理機構(電話 03-3513-6969, FAX 03-3513-6979, e-mail: info@jcopy.or.jp) の許諾を 得てください。

本書のコピー、スキャン、デジタル化等の無断複製・転載は著作権法上での例外を除き禁じられています。 購入者以外の第三者による本書の電子データ化及び電子書籍化は、いかなる場合も認めていません。 落丁・乱丁はお取替えいたします。